研究者学術情報データベース

（最終更新日 : 2026-04-03 19:00:54）　

Visruth.jpg not found

オチ　ヒロユキ
越智　裕之
OCHI HIROYUKI

所属情報理工学部情報理工学科

職名教授

その他所属
1.	情報理工学研究科

学歴
1.	1994/03 (学位取得)	京都大学博士（工学）
2.	～1989/03	京都大学工学部情報工学科卒業
3.	～1991/03	京都大学大学院工学研究科情報工学専攻修士課程修了
4.	～1994/03	京都大学大学院工学研究科情報工学専攻博士後期課程修了

職歴
1.	2013/04/01	立命館大学情報理工学部情報システム学科教授
2.	2004/03/16 ～ 2013/03/31	京都大学大学院情報学研究科　通信情報システム専攻准教授
3.	1994/04/01 ～ 2004/03/15	広島市立大学情報科学部情報工学科助教授
4.	1992/04/01 ～ 1994/03/31	学術振興会特別研究員(DC2)

委員会・協会等
1.	2022/04 ～ 2024/03	情報処理学会システムとLSIの設計技術研究運営委員会主査
2.	2017/06 ～ 2018/05	電子情報通信学会 VLSI設計技術研究専門委員会委員長
3.	2016/06 ～ 2017/05	電子情報通信学会 VLSI設計技術研究専門委員会副委員長
4.	2009/01 ～ 2012/12	IEEE IEEE Computer Society Kansai Chapter Vice Chair
5.	2007/04 ～ 2011/03	情報処理学会 IPSJ Transactions on System LSI Design Methodology (T-SLDM) 編集幹事
全件表示（9件）

所属学会
1.		ACM
2.		IEEE
3.		情報処理学会
4.		電子情報通信学会

研究テーマ
1.	FPGAと再構成可能アーキテクチャ
2.	低消費電力システム
3.	高信頼システム

研究概要
情報機器や情報システムの新たな可能性を拓くハードウェアの研究開発計算機をはじめとする情報機器や情報システムのハードウェア、特に集積回路上に構成されるシステムについて、具体的な応用を視野に入れた「ものづくり」を指向して研究をしています。 1. 柔軟なハードウェアハードウェアは通常、機能が固定されており、例えば人工衛星に搭載した集積回路の場合、打ち上げ後に故障した場合や、機能の追加・変更が必要になった場合でも、修理や交換を行うことはほとんど不可能です。このような問題を解決するため、回路構成を変更できる仕組みを盛り込んだ再構成可能デバイスを研究しており、これを用いれば、故障回路の切り離しや、遠隔操作による新しい機能の追加が可能となります。 2. 超低消費電力システム携帯電話やタブレット端末、ゲーム機に代表される携帯情報機器にはバッテリーが内蔵されており、長時間駆動のためには消費電力を極限まで低減する必要があります。太陽電池などで電力を自給自足する小型センサーでは、更なる低消費電力化が不可欠です。これらの要求に応えられるよう、太陽電池などによる電源供給をも想定した回路やシステム構成の低消費電力化技術について研究しています。

研究概要（関連画像）
1. 高信頼再構成可能デバイスの顕微鏡写真	2. 再構成可能デバイスのレイアウト図
3. 超小型太陽電池の顕微鏡写真

現在の専門分野
計算機システム, 電子デバイス・電子機器 (キーワード：大規模集積回路の計算機援用設計 FPGAと再構成可能アーキテクチャ低消費電力化、高信頼化算術演算回路、計算機システム)

著書
1.	2000/06	ディジタル集積回路の設計と試作 │ ,146ページ中48ページ
2.	1997/04	UNIX入門演習

論文
1.	1989/09	共有展開に基づくベクトル計算機向き論理関数素項生成法 │ 信学論D-I分冊 │ Vol.J72-D-I (9),(652-659)
2.	1991/11	A Vector Algorithm for Manipulating Boolean Functions Based on Shared Binary Decision Diagrams │ Supercomputer │ vol.VIII (6),(101-118)
3.	1996/10	Formal Design Verification of Combinational Circuits Specified by Recurrence Equations │ IEICE Trans. Inf. and Syst. │ Vol.E79-D (10),(1431-1435)
4.	1996/12	A Zero-Suppressed BDD Package with Pruning and Its Application to GRM Minimization │ IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences │ Vol.E79-A (12),(2134-2139)
5.	1997/10	ASAver.1: An FPGA-Based Education Board for Computer Architecture/System Design │ IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences │ Vol.E80-A (10),(1826-1833)
全件表示（39件）

学会発表
1.	2025/10/13	Memory and Energy Savings in the FPGA Implementation of Keyword Spotting with Stream Processing （ポスター，一般）
2.	2025/10/10	Numberlink Problem Variants Modeled after FPGA Routing Fabrics and their Solvers that Enumerate all the Solutions （ポスター，一般）
3.	2025/08/29	FPGAの配線構造をモデル化したナンバーリングの類似問題およびそのすべての解を列挙するソルバ（口頭発表，一般）
4.	2024/11/07	トップダウンZDD構築法を用いた多端子ナンバーリンク問題の全解探索アルゴリズムの改良（ポスター，一般）
5.	2024/08/29	FPGA を模したナンバーリンク問題の解の数と配線自由度の関係について（口頭発表，一般）
全件表示（94件）

受賞学術賞
1.	2015/10	2015 15th International Symposium on Communications and Information Technologies (ISCIT) ISCIT 2015 Best Paper Award (A -0.5V-input Voltage Booster Circuit for On-chip Solar Cells in 0.18um CMOS Technology)

科学研究費助成事業
1.	2019/04 ～ 2021/03	CMOS互換な超低消費電力不揮発性メモリとこれを用いたセンサノードチップ │ 基盤研究(C)
2.	2016/04 ～ 2019/03	オンチップ太陽電池との混載に適した高効率昇圧回路 │ 基盤研究(C) (キーワード：オンチップ太陽電池, チャージポンプ型昇圧回路, センサデバイス, 2段昇圧型チャージポンプ回路, 標準CMOSプロセス互換不揮発性メモリ, 超低消費電力設計, エナジーハーベスティング, チャージポンプ回路, 不揮発性メモリ, 超低電圧・超低消費電力回路, 面積効率を考慮したチャージポンプ回路, アナログデジタル混載集積回路)
3.	2011/04 ～ 2014/03	大規模恒久保存基盤システムの構成方式の検討 │ 基盤研究(B)
4.	2006/04 ～ 2009/03	FPGAデバイスのプロセスばらつき測定法とこれを用いた設計法の開発 │ 基盤研究(C)
5.	2005/04 ～ 2008/03	再構成オーバヘッド低減のために粗粒度化した動的・自律的再構成デバイスの開発 │ 基盤研究(B)
全件表示（6件）

競争的資金等(科研費を除く)
1.	2014/10 ～ 2021/03	ビアスイッチの実現によるアルゴリズム・処理機構融合型コンピューティングの創出 │ 競争的資金等の外部資金による研究 │ JST戦略的創造研究推進事業(CRESTタイプ)
2.	2007/10 ～ 2014/03	ロバストファブリックを用いたディペンダブルVLSIプラットフォーム │ 競争的資金等の外部資金による研究 │ JST戦略的創造研究推進事業(CRESTタイプ)

取得特許
1.		記憶システムおよびそれに用いられる半導体記憶装置（5062758）
2.		半導体記憶装置および記憶システム（5005486）

ホームページ
越智裕之(研究者DB)
集積システム研究室ホームページ