研究者学術情報データベース

フクイ　マサヒロ
福井　正博
FUKUI Masahiro

所属理工学部電子情報工学科

職名教授

取得特許
1.		Automatic routing method （US 6, 330, 707）
2.		Building block LSI （US 4, 875, 139）
3.		Cell generation method and cell generation system （US 5, 701, 255）
4.		Circuit optimization system （US 6, 253, 351）
5.		Compaction method, compaction apparatus, routing method and routing apparatus （US 5, 943, 486）
6.		Delay distribution calculation method （US 6,684,375）
7.		Delay distribution calculation method, circuit evaluation method and false path extraction method （7131082）
8.		Functional module model, pipelined circuit synthesis and pipelined circuit device （US 6, 292, 926）
9.		L-shaped channel wiring method （US 5, 241, 455）
10.		Layout designing apparatus for integrated circuit, transistor size determining apparatus, circuit characteristic evaluating method, and transistor size determining method （US 6, 393, 601）
11.		Layout method for a semiconductor integrated circuit device （US 5, 420, 800）
12.		Layout pattern generation and geometric processing system for LSI circuits （US 5, 062, 054）
13.		Layout structure for integrated circuit, method and system for generating layout for CMOS circuit （US 6, 516, 458）
14.		Low-pass filter for a PLL, phase-locked loop and semiconductor integrated circuit （7030688）
15.		LSIのレイアウト設計方法およびその装置（3288190号）
16.		Method and apparatus for designing an LSI layout utilizing cells having a predetermined wiring height in order to reduce wiring zones （US 5, 852, 562）
17.		Method and apparatus for designing LSI layout, cell library for designing LSI layout and semiconductor integrated circuit （US 6, 336, 207）
18.		Method and apparatus for estimating power dissipation and method and apparatus of determining layout/routing （US 5, 602, 753）
19.		Method and apparatus for optimizing block shape in hierarchical IC design （US 5, 416, 720）
20.		Method and apparatus for transistor optimization, method and apparatus for layout design of integrated circuit, and integrated circuit （US 6, 415, 417）
21.		Method for design of partial circuit （US 6, 553, 544）
22.		Method of physical design for integrated circuit （US 6769098）
23.		Routing path finding method for automated routing/designing process and computer-readable storage medium having stored thereon routing path finding program （US 6, 609, 237）
24.		Semiconductor apparatus and production method for the same （US 5, 677, 249）
25.		Semiconductor integrated circuit layout method （US 6, 202, 195）
26.		System for assigning positions of block terminals in a VLSI （US 5, 404, 313）
27.		Wiring method in layout design of semiconductor integrated circuit, semiconductor integrated circuit and functional macro （6727120）
28.		ＬＳＩレイアウト設計方法および装置, 並びにセルライブラリ（3135058号）
29.		Ｌ字チヤネル配線方法（2856920号）
30.		ＰＬＬ用の低域ろ波回路、位相同期回路および半導体集積回路（特許4025776）
31.		コンパクシヨン方法, コンパクシヨン装置, 配線方法, 配線装置, 概略配線方法及び概略配線装置（3014646）
32.		スキヤンテスト回路の配置配線方法及びその配置配線装置並びに半導体集積回路（3013332号）
33.		チヤネル配線装置（2656840号）
34.		トランジスタ概略配置方法（2752597号）
35.		トランジスタ最適化方法および装置、集積回路のレイアウト設計方法および装置、トランジスタ最適化プログラムを記録した記録媒体、集積回路のレイアウト設計プログラムを記録した記録媒体、並びに集積回路（3315391号）
36.		トランジスタ配置方法およびトランジスタ配置装置（3175532号）
37.		パイプライン合成方法（3073738号）
38.		ピン配置最適化方法とピン座標表現方法（2595705号）
39.		モジュール合成装置（3148809号）
40.		モジユ－ル合成装置およびモジユ－ル合成方法（2972705号）
41.		ライブラリ設計方法（特許4005319）
42.		レイアウトパターン生成装置（3543042号）
43.		レジスタ転送レベル設計支援装置（3129883）
44.		回路最適化装置（3907342）
45.		回路特性評価方法（3197245号）
46.		階層的配置配線システムの遅延解析方法（2506909号）
47.		自動配線設計における配線経路探索方法及び配線経路探索プログラムを記憶した記憶媒体（2948584号）
48.		自動配線設計における配線経路探索方法及び配線経路探索プログラムを記録した記録媒体（3453535号）
49.		集積回路のレイアウト設計装置, トランジスタサイズ決定装置, 回路特性評価方法およびトランジスタサイズ決定方法（2872990号）
50.		集積回路の機能レベル設計方法および機能モジュールモデルデータが記録された記録媒体（3177218号）
51.		集積回路の設計方法（3434802号）
52.		消費電力の推定方法，消費電力の推定装置，配置配線の決定方法及び配置配線設計装置（2752597号）
53.		消費電力推定装置（3193325号）
54.		図形処理システム（特許1884720）
55.		図形処理システム（特公平06-009057）
56.		図形接続検証システム（2506907号）
57.		蓄電残量推定装置、蓄電池の蓄電残量を推定する装置、及びコンピュータプログラム（特開2015-224927）
58.		蓄電池劣化診断方法および蓄電池劣化診断装置（6238314）
59.		導体集積回路の配線形成方法（特公平07-118506）
60.		半導体集積回路（特公平06-44594）
61.		半導体集積回路のレイアウト方法（3217299号）
62.		非格子データを格子に割り当てる方法、及び非格子データを格子に割り当てるプログラムを記憶した記憶媒体、並びに非格子データの再利用方法（3519584号）
63.	2017/07	蓄電池等価回路モデルの評価装置（特願2017-133389）
64.	2017/02	電池管理方法、電池管理装置、及びコンピュータプログラム（特願2017-034880）
65.	2015/02	組電池システム（特願2015-033935）
66.	2014/11	蓄電残量推定装置、蓄電池の蓄電残量を推定する方法、及びコンピュータプログラム（特願2014-233606）